Close Banner

高性能计算机架构

流程、缓存和多核处理器

高级

大约 0 个礼拜

6小时每周 (按照自己的节奏)

由以下企业参与制作:
加入成千上万的全球学员

开始免费课程

加入课程
免费
可享受
课程视频
实战练习
高级

大约 0 个礼拜

6小时每周 (按照自己的节奏)

由以下企业参与制作:
加入成千上万的全球学员

课程概述

本课程在佐治亚理工学院的编号为 CS6290,是在线硕士学位的一部分。在此学习本课程不会获得 OMS 学位的学分。

本课程从性能测量开始,然后就性能改进的必要性展开讨论。

我们将讨论性能优化的第一层面“管线技术(Pipelining)”,揭露和探讨管线的弱点并研究这些问题的各种解决方案。学生将学习针对这些问题的基于硬件、软件和编译器的解决方案。

为什么学习这门课程?

你将跟随我们的讲师探索充满奥秘的计算机架构,研究开发的用以提高计算机性能的许多方法。每种设计的权衡和妥协以及其对处理器开发的影响都是一个引人入胜的故事。无论你的研究领域是什么,学完此课程,你都将成为一名更优秀的计算机科学家。

先修要求

你必须熟悉汇编代码、C 或 C++ 编程语言,Unix 或 Linux,以及管线的基础知识。

查看使用优达学城的技术要求

学习计划

第 1 课:简介和趋势

  • 计算机架构和技术趋势
  • 摩尔定律
  • 处理器速度、成本和功率
  • 功耗
  • 制造产量

第 2 课:性能指标和评估

  • 测定性能
  • 基准标准
  • 性能铁律
  • Amdahl 定律
  • Lhadma 定律

第 3 课:管线综述

  • 管线 CPI
  • 处理器管线失速
  • 数据依赖
  • 管线回顾

第 4 课:分支

  • 分支预测
  • 方向预测器
  • 分层预测器
  • PShare

第 5 课:预测

  • If 转换
  • 条件跳转
  • MOVc 指令总结

第 6 课:指令级并行处理 (ILP)

  • ILP 简介
  • RAW 相关性
  • WAW 相关性
  • 复制寄存器值
  • 指令级并行处理 (ILP)

第 7 课:指令调度

  • 改进 IPC
  • Tomasulo 算法
  • 加载和存储指令

第 8 课:重排序缓冲

  • 乱序执行异常
  • 分支错误预测
  • 带有重排序缓冲区(ROB)的硬件结构

第 9 课:内存排序

  • 内存访问排序
  • 何时发生内存写入
  • 乱序加载存储执行
  • 存储到负载转发
  • Load/Store 队列(LSQ)、重排序缓冲区(ROB)和预留缓存(RS)

第 10 课:内存

  • 内存的工作原理
  • 单内存位静态随机内存(SRAM)
  • 单内存位动态随机内存(DRAM)
  • 快速页面模式
  • 将 DRAM 连接至处理器

第 11 课:多重处理

  • 弗林的并行机分类法 (Flynn's Taxonomy)
  • 多处理器需要并行程序
  • 集中式共享内存
  • 分散式共享内存
  • 消息传递 Vs 共享内存
  • 共享内存硬件
  • SMT 硬件更换
  • SMT 和高速缓存性能

讲师与合作伙伴

Milos Prvulovic

Milos Prvulovic

Prvulovic 博士的研究领域侧重于为多线程和多核心系统中的程序监控、调试和安全保护提供架构(硬件)支持。总的来说,他的研究目标是让硬件和软件更加可靠和安全。他是佐治亚理工大学计算机科学学院计算机架构领域的地区协调员。Prvulovic 博士于 2003 年从伊利诺伊大学厄本那香槟分校取得哲学博士学位。他还是美国计算机协会 (ACM) 和电气与电子工程师协会 (IEEE) 的资深会员,目前担任 ACM SIGMICRO 的财务处长。

Catherine Gamboa

Catherine Gamboa

Catherine Gamboa 拥有电机工程硕士和学士学位,专攻数字设计与计算机体系结构。她也是世界闻名的佐治亚理工学院计算机科学系的讲师。

官方微信公众号二维码

优达学城(Udacity)微信